AM3352BZCZA100
Merkmale
Bis zu 1 GHz Sitara™ ARM® Cortex®
-A8 32-Bit-RISC-Prozessor
– NEON™ SIMD-Koprozessor
– 32 KB L1-Befehl und 32 KB Datencache mit Einzelfehler
Erkennung
– 256 KB L2-Cache mit Fehlerkorrekturcode (ECC)
– 176 KB On-Chip-Boot-ROM
– 64 KB dedizierter RAM
– Emulation und Debugging – JTAG
– Interrupt Controller (bis zu 128 Interrupt Requests)
On-Chip-Speicher (gemeinsam genutzter L3-RAM)
– 64 KB General-Purpose On-Chip Memory Controller (OCMC) RAM
– Zugänglich für alle Meister
– Unterstützt Speicherung für schnelles Aufwachen
Externe Speicherschnittstellen (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Regler
– mDDR: 200-MHz-Takt (400-MHz-Datenrate)
– DDR2: 266 MHz Takt (532 MHz Datenrate)
– DDR3: 400-MHz-Takt (800-MHz-Datenrate)
– DDR3L: 400-MHz-Takt (800-MHz-Datenrate)
– 16-Bit-Datenbus
– 1 GB insgesamt adressierbarer Speicherplatz
– Unterstützt Konfigurationen mit einem x16- oder zwei x8-Speichergeräten
– Allzweck-Speichercontroller (GPMC)
– Flexibles asynchrones 8-Bit- und 16-Bit-Speicherinterface mit bis zu sieben Chip-Selects (NAND, NOR, Muxed-NOR, SRAM)
– Verwendet BCH-Code zur Unterstützung von 4-, 8- oder 16-Bit-ECC
– Verwendet Hamming-Code zur Unterstützung von 1-Bit-ECC
– Fehlerlokalisierungsmodul (ELM)
– Wird in Verbindung mit dem GPMC verwendet, um Adressen von Datenfehlern aus Syndrompolynomen zu lokalisieren, die unter Verwendung eines BCH-Algorithmus generiert wurden
– Unterstützt 4-, 8- und 16-Bit pro 512-Byte-Blockfehlerlokalisierung basierend auf BCH-Algorithmen
Programmierbares Real-Time Unit Subsystem und Industrial Communication Subsystem (PRU-ICSS)
– Unterstützt Protokolle wie EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ und mehr
– Zwei programmierbare Echtzeiteinheiten (PRUs)
– 32-Bit-Lade-/Speicher-RISC-Prozessor, der mit 200 MHz betrieben werden kann
– 8 KB Befehls-RAM mit Einzelfehlererkennung (Parität)
– 8 KB Daten-RAM mit Einzelfehlererkennung (Parität)
– Einzelzyklus-32-Bit-Multiplikator mit 64-Bit-Akkumulator
– Verbessertes GPIO-Modul bietet ShiftIn/Out-Unterstützung und paralleles Latch bei externem Signal
– 12 KB gemeinsam genutzter RAM mit Einzelfehlererkennung (Parität)
– Drei 120-Byte-Registerbänke, auf die jede PRU zugreifen kann
– Interrupt Controller (INTC) zur Behandlung von Systemeingangsereignissen
– Local Interconnect Bus zum Verbinden interner und externer Master mit den Ressourcen innerhalb des PRU-ICSS
– Peripherie innerhalb des PRU-ICSS:
– Ein UART-Anschluss mit Flusssteuerungsstiften,
Unterstützt bis zu 12 Mbit/s
– Ein Enhanced Capture (eCAP)-Modul
– Zwei MII-Ethernet-Ports, die Industrial unterstützen
Ethernet, wie EtherCAT
– Ein MDIO-Port
Power, Reset, and Clock Management (PRCM)-Modul
– Steuert den Eintritt und das Verlassen des Stand-By- und Deep-Sleep-Modus
– Verantwortlich für Schlafsequenzierung, Power-Domain-Ausschaltsequenz, Wake-up-Sequenzierung und Power-Domain-Einschaltsequenzierung
– Uhren
– Integrierte 15- bis 35-MHz-Hochfrequenz
Oszillator Wird verwendet, um einen Referenztakt für verschiedene System- und Peripherietakte zu erzeugen
– Unterstützt individuelles Aktivieren und Deaktivieren der Uhr
Steuerung für Subsysteme und Peripheriegeräte
Reduzieren Sie den Stromverbrauch
– Fünf ADPLLs zum Generieren von Systemtakten
(MPU-Subsystem, DDR-Schnittstelle, USB und Peripheriegeräte [MMC und SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD-Pixeluhr)
